使用方法V-by-One HS
Through GPIOでの遅延時間はSub-LinkのPollingタイミングにより大きく左右されます。したがってPolling Interval時間を小さく設定した方が遅延時間のバラつき（最大-最小遅延時間）も小さくなります。
Polling Interval時間はR_SLINK_POL_TIM_UP/DNレジスタにより調整可能です。
最小設定値は
R_SLINK_POL_TIM_DN=0x018
R_SLINK_POL_TIM_UP=0
となり、この時のPolling Interval時間は約20us(Typ.)となります。
Polling interval時間に関しては上記の通りですが、GPIO端子間の遅延時間については注意が必要です。
Polling期間中にGPI端子が遷移しても次のPolling期間までは伝搬されません。
したがってGPIO端子間の最大遅延時間はPolling interval時間にPolling時間である約10usを加えた30us程度（OSCのバラつきを考慮した最大遅延時間は38us）となります。
※R_SLINK_POL_TIM_DNレジスタを”0x018”より小さく設定しても、Sub-Link通信時間が約20us程度あるため、これ以上小さくなることはありません。
Polling Interval時間はR_SLINK_POL_TIM_UP/DNレジスタにより調整可能です。
最小設定値は
R_SLINK_POL_TIM_DN=0x018
R_SLINK_POL_TIM_UP=0
となり、この時のPolling Interval時間は約20us(Typ.)となります。
Polling interval時間に関しては上記の通りですが、GPIO端子間の遅延時間については注意が必要です。
Polling期間中にGPI端子が遷移しても次のPolling期間までは伝搬されません。
したがってGPIO端子間の最大遅延時間はPolling interval時間にPolling時間である約10usを加えた30us程度（OSCのバラつきを考慮した最大遅延時間は38us）となります。
※R_SLINK_POL_TIM_DNレジスタを”0x018”より小さく設定しても、Sub-Link通信時間が約20us程度あるため、これ以上小さくなることはありません。
弊社製品の技術に関する解決策は見つかりましたか？
ザインエレクトロニクスでは、製品技術FAQで解決策が見つからない場合のために、製品技術相談専用のお問い合わせフォームをご用意しております。下記リンクよりご相談ください。
製品の技術的なご質問以外を製品技術専用フォームからご相談いただいた場合、回答までにお時間をいただく可能性がございます。
製品の購入（見積依頼含む）や価格、サンプル提供のご相談、弊社への一般的なご質問・ご相談に関しましては、総合問い合わせ窓口一覧をご覧の上、各専用フォームよりお問い合わせください。