

THCS253

I2C/GPIO シリアルバストランシーバ

システムデザインガイド

目次


| | |
|---|----|
| 目次..... | 2 |
| 接続例 1. I/O ブリッジ, Up/Down Stream 同期モード..... | 3 |
| 接続例 2. I/O & I2C ブリッジ, Up/Down Stream 非同期モード..... | 5 |
| 接続例 3. I2C による I/O 拡張 (I/O Expander) | 7 |
| UART 通信における対応可能なボーレート計算方法..... | 9 |
| SPI 通信における対応可能な SCLK 周波数計算方法..... | 10 |
| 電源のデザインガイドライン..... | 12 |
| 高速信号のデザインガイドライン..... | 13 |
| 諸注意とお願い..... | 14 |

接続例 1. I/Oブリッジ、Up/Down Stream 同期モード

Primary chip は REFIN 端子に入力されるクロック信号もしくは内蔵オシレータクロック信号の何れか選択されたクロック信号で入力データの平行/シリアル変換を行い、クロック埋め込み式シリアル信号として TXP/N 端子から出力します。同期モード (SYNCEN 端子=High) に設定された Secondary chip はシリアル/平行変換回路、平行/シリアル変換回路共に RXP/N 端子に入力されるクロック埋め込み式シリアル信号から再生されたクロック信号で動作します。このため Up/Down Stream は同じ伝送ビットレートになります。

接続例 1.は Primary chip で 20MHz の内蔵オシレータクロックにより非同期サンプリングされた 16bit の GPIO データを Secondary chip へ伝送、同期モードに設定された Secondary chip では再生された 20MHz クロックにより非同期サンプリングされた 16bit の GPIO データを Primary chip へ伝送する例です。

I2C を使用しない場合、THCS253 設定は全て設定端子のみで行います。



■ 電源電圧 (*1)

Primary chip (VDD1) と Secondary chip (VDD2) は各々異なる電源電圧で使用可能です。

■ 起動シーケンスに伴うデータ出力端子制御

I2C を使用しない場合は以下の 2 つの方法があります。

-
- OE 端子による LVCMOS 出力イネーブル制御 (*2-1)
 - オープンドレイン出力に設定し LVCMOS レシーバ側 I/O 電源でのプルアップ (*2-2)

■未使用端子処理

未使用の入力は Low に固定、出力はオープンにしてください

■Primary/Secondary chip 間接続ケーブル (*3)

差動インピーダンス 100Ω のツイストペアケーブルを使用してください。インピーダンス誤差は±10%程度が目安になりますが、RXP/RXN 端子直近で観測される信号波形がデータシートに記載された Eye 開口を満たしていればその限りではありません。


またシールド処理の施されていないツイストペアケーブルを他の信号線や電源線と束ねると、線間クロストークによりデータエラーが発生し誤動作します。ツイストペアケーブルは必ずペア毎にシールドしてください。

接続例 2. I/O & I2C ブリッジ, Up/Down Stream 非同期モード

Primary chip と Secondary chip は各々で選択される REFIN 端子入力クロック信号もしくは内蔵オシレータクロック信号でパラレル/シリアル変換を行い、クロック埋め込み式シリアル信号として TXP/N 端子から出力します。このため Up/Down Stream 信号のビットレートは各々で選択されたクロック信号周波数に準じます。

接続例 2.は各々の REFIN 端子に入力されるクロック信号の立下り基準でサンプリングされた GPIO データに加えて 2 線シリアル通信のデータを伝送する例です。

I2C 使用する場合、一部の設定（入出力方向、出力バッファタイプ、デジタルフィルタ設定）はレジスタでの設定となります。



■ 電源電圧 (*1)

Primary chip (VDD1) と Secondary chip (VDD2) は各々異なる電源電圧で使用可能です。

■ 起動シーケンスに伴う GPIO 端子制御 (*2)

OE 端子=Low に固定することで電源投入直後の初期状態は全ての GPIO 端子が無効 (Hi-Z) となり、接続先への不要な電圧印可が避けられます。この状態から GPIO_OEN、GPIO_OBUF レジスタにより各 GPIO 端子の入出力極性ならびに出力バッファタイプを指定した後に OVERRIDE_OE レジ

スタを”1”に設定することで、OE 端子設定よりもレジスタ設定が優先され GPIO が有効になります。

- 手順 1. OE 端子=Low により全出力無効 (Hi-Z)
- 手順 2. GPIO_OEN、GPIO_OBUF、必要に応じて GPIO_I_FILTEN レジスタを設定
- 手順 3. OVERRIDE_OE レジスタを”1”に設定

■5V 耐圧 I/O、レベル変換 (*3)

入力と出力各々最大 4 本の 5V 耐圧端子があります。上記例では Secondary chip 側の 5V 耐圧入力端子に 5V 駆動のセンサから出力される信号を入力し、Primary chip 側から VDD1 電圧で出力することで 5V→VDD1 のレベル変換を行っています。

5V 耐圧出力端子を 5V 振幅の信号出力にする場合は、該当する端子をオープンドレインに設定し外部で 5V にプルアップして下さい。

■未使用端子処理 (*4)

未使用の入力は Low に固定、出力はオープンにして下さい


■Primary/Secondary chip 間接続ケーブル (*5)

差動インピーダンス 100Ω のツイストペアケーブルを使用して下さい。インピーダンス誤差は±10%程度が目安になりますが、RXP/RXN 端子直近で観測される信号波形がデータシートに記載された Eye 開口を満たしていればその限りではありません。

またシールド処理の施されていないツイストペアケーブルを他の信号線や電源線と束ねると、線間クロストークによりデータエラーが発生し誤動作します。ツイストペアケーブルは必ずペア毎にシールドして下さい。

接続例 3. I2C による I/O 拡張 (I/O Expander)

このモードは I2C を使用し GPIO 端子の状態を 1 端子毎に個別制御することができます。



■ 電源電圧 (*1)

Primary chip (VDD1) と Secondary chip (VDD2) は各々異なる電源電圧で使用可能です。

■ 起動シーケンスに伴う GPIO 端子制御 (*2)

OE 端子=Low に固定することで電源投入直後の初期状態は全ての GPIO 端子が無効 (Hi-Z) となり、接続先への不要な電圧印可が避けられます。この状態から I2C_EXPAND レジスタで I2C による I/O エキスパンダ機能を有効に設定し、GPIO_OEN、GPIO_OBUF、GPIO_OUT レジスタにより各 GPIO 端子の入出力極性ならびに出力バッファタイプ、論理状態を指定した後に OVERRIDE_OE レジスタを"1"に設定することで、OE 端子設定よりもレジスタ設定が優先され GPIO が有効になります。

- 手順 1. OE 端子=Low により全出力無効 (Hi-Z)
- 手順 2. I2C_EXPAND レジスタを"1"に設定
- 手順 3. GPIO_OEN、GPIO_OBUF、GPIO_OUT レジスタ、必要に応じて GPIO_I_FILTEN レジスタを設定
- 手順 4. OVERRIDE_OE レジスタを"1"に設定

■5V 耐圧 I/O (*3)

入力と出力各々最大 4 本の 5V 耐圧端子があります。上記例では Secondary chip 側の 5V 耐圧入力端子に接続された 5V 駆動センサの出力状態を Primary chip 側に接続された I2C コントローラから読み込みます。またオープンドレイン出力に設定された 5V 耐圧出力端子を 5V 電源でプルアップすることで 5V 振幅の出力信号を生成しています。

■未使用端子処理 (*4)

未使用の入力は Low に固定、出力はオープンにしてください

■Primary/Secondary chip 間接続ケーブル (*5)


差動インピーダンス 100Ω のツイストペアケーブルを使用して下さい。インピーダンス誤差は±10%程度が目安になりますが、RXP/RXN 端子直近で観測される信号波形がデータシートに記載された Eye 開口を満たしていればその限りではありません。

またツイストペアケーブルをその他の信号線や電源線と束ねると線間クロストークによりデータエラーが発生し誤動作します。ツイストペアケーブルは必ずペア毎にシールドして下さい。

UART 通信における対応可能なボーレート計算方法

UART 信号を伝搬する場合、非同期信号入力時に発生するサンプリング誤差により、THCS253 を使用しない場合と比べてボーレートと UART デバイスのボーレート誤差が制限されます。

一般的に使用される UART 通信方式として、スタートビット 1bit、データ 8bit パリティなし、ストップビット 1bit、受信デバイスはボーレートの 16 倍オーバーサンプリングを例に説明します。



受信デバイスは Low を検出してから 0.5bit(8 サンプルサイクル)後のサンプリングデータが Low である場合にスタートビットとみなし、その後 1bit(16 サンプルサイクル)毎にデータ 8bit、ストップビット 1bit 分計 9 回のデータを取り込みます。このとき、理想的に各ビットの中心でサンプリングされる場合、サンプリング点に対して $\pm 0.5\text{bit}$ 分のマージンがあります。しかし実際には受信デバイスにおける最初の Low 検出時のサンプリング誤差 (受信デバイスの 1 サンプルサイクル) や入力セットアップ時間、THCS253 でのサンプリング誤差、そして調歩同期式通信で最も注意が必要な送受信デバイス間のボーレート誤差を考慮する必要があります。ボーレートは UART 送受信デバイスのクロックソースを分周して生成されるためクロックソースの公差がそのままボーレートの誤差になると考えられます。またボーレート誤差は先のサンプリング誤差などとは性質が異なり、蓄積される誤差であることに注意する必要があります。つまり Low が検出されてから 9.5bit 後のストップビットを確実にサンプリングするためには 9.5bit 後に受信デバイスの入力セットアップ・ホールド時間以上のマージンが残っている必要があります、1bit あたりに許容されるボーレート誤差は 0.5bit 分のマージンから各サンプリング誤差やセットアップ時間を除いた残りを 9.5bit で割ったものと考えられます。この場合、UART 送受信デバイス間のボーレート許容誤差 (Baud rate tolerance) に関して以下の式が成り立ちます。

$$\left\{ \left(\frac{1}{2 \times \text{BAUD}} - \frac{1}{16 \times \text{BAUD}} - \frac{1}{\text{REFCK}} - t_{SH} \right) \div 9.5 \right\} \div \frac{1}{\text{BAUD}} \times 100 > \text{Baud rate tolerance}(\%)$$

BAUD : ボーレート(Hz)

REFCK : THCS253 動作・サンプリングクロック周波数(Hz)

tSH : UART デバイス入力セットアップ・ホールド時間の何れか大きい方の値(sec)

ボーレート誤差は送信側と受信側各々で生成されるボーレートの相対的な差であることに注意してください。つまりお使いのデバイスにおいてクロックソースの公差として送信側 $\pm 2\%$ 、受信側 $\pm 1\%$ であれば、相対的に最大 3%の誤差になります。

UART デバイスの入力セットアップ・ホールド時間が 10ns、THCS253 内部オシレータ 80MHz 設定 (※tOSC=max.15.7ns) において、ボーレート 1Mbps の UART 通信をする場合に許容されるボーレート誤差は上式により約 4.3% ということになります。また使用する UART デバイスの最大ボーレート誤差が 4% の場合、ボーレートは最大 2.56Mbps で通信可能ということになります。ただし環境によっては Transition time など上記計算式以外の要因も考えられるため、上記計算は目安と考え十分にマージンを持ってお使いください。

SPI 通信における対応可能な SCLK 周波数計算方法

Write 動作

入力信号の非同期サンプリングによる誤差並びに SPI Target デバイス入力のセットアップ／ホールド時間を考慮し、下記式で計算されます。

$$\frac{1}{2 \times f_{SCLK}} > \left(\frac{1}{f_{REFCK}} \right) + t_{SUP}/t_{HLD}$$


| | |
|-------------------|---|
| f_{SCLK} | : SPI クロック周波数(Hz) |
| f_{REFCK} | : THCS253 動作・サンプリング周波数(Hz) |
| t_{SUP}/t_{HLD} | : SPI Controller デバイス入力セットアップ／ホールド時間(sec) |

t_{SUP}/t_{HLD} 時間を 10ns、 f_{REFCK} を 80MHz とした場合、上式より SCLK は最大 22MHz となります。ただし内部 OSC にて OSCSEL0/1 共に High 設定の場合、 f_{REFCK} 周波数をワーストケースの 64MHz で計算する必要があり、この場合の SCLK 最大周波数は 19.5MHz となります。

Read 動作

THCS253 の Primary/Secondary 間で生じる遅延(t_{TCD} , t_{RCD})並びに非同期サンプリングによる誤差 (f_{REFCK} 相当)により Read 速度が制限されます。

下記に SPI Read 時のタイミングチャートを示します。



SPI Controller デバイスが Read データを正しくサンプリングするためには、上記タイミングチャート示された遅延量の合計が SCLK 周期×1/2 より小さくならなければなりません。また上記タイミングチャートには THCS253 の非同期サンプリングによるサンプリング誤差が示されていないため、 t_{TCD} と t_{RCD} にサンプリング誤差($1/REFCK$)を加えると、下式が成り立ちます。

$$\frac{1}{2 \times f_{SCLK}} > \left(t_{TCD} + \frac{1}{REFCK} \right) + t_{RES} + \left(t_{RCD} + \frac{1}{REFCK} \right) + t_{SUP}$$

| | |
|------------|--|
| f_{SCLK} | : SPI クロック周波数(Hz) |
| $REFCK$ | : THCS253 動作・サンプリング周波数(Hz) |
| t_{TCD} | : THCS253 Primary to Secondary 遅延時間(sec) |
| t_{RCD} | : THCS253 Secondary to Primary 遅延時間(sec) |
| t_{RES} | : SPI Target デバイス応答時間(sec) |
| t_{SUP} | : SPI Controller デバイス入力セットアップ時間(sec) |

SPI Target デバイスの応答時間並びに SPI Controller デバイスの入力セットアップ時間を各 10ns と仮定した場合の計算結果は下記のとおりです。

$$f_{SCLK} < 317KHz$$




| | |
|-----------|--|
| $REFCK$ | : 80MHz |
| t_{TCD} | : 12.5ns(80MHz)×61.3=766.2ns *デジタルフィルタ未使用時 |
| t_{RCD} | : 12.5ns(80MHz)×61.3=766.2ns *デジタルフィルタ未使用時 |
| t_{RES} | : 10ns |
| t_{SUP} | : 10ns |

ただし、実際の環境下では SPI バス上に複数の Target デバイスが繋がることにより状態遷移時間が悪化します。この状態遷移時間悪化による遅延も無視できません。このような場合は上式の右辺に状態遷移時間による遅延量も加算する必要があります。

また THCS シリーズでは $REFCK$ として外部入力の $REFIN$ と内蔵オシレータを選択可能ですが、内蔵オシレータは大きな周波数ばらつきが生じることに注意が必要です。THCS シリーズ製品内蔵オシレータを使用する場合はデータシートに記載された t_{OSC} の最大値を使用して計算して下さい。

電源のデザインガイドライン


電源(VDD と AVDD)には、フェライトビーズとコンデンサのフィルタを入れて下さい。
 各電源端子には、0.1uF のバイパスコンデンサを挿入して下さい。
 本デバイスには内部回路動作用に 1.2V のレギュレータが内蔵されています。
 このレギュレータ用にもバイパスコンデンサ (CAPOUT:10uF、CAPINA/CAPINP:0.1uF)を挿入して下さい。
 バイパスコンデンサはデバイスの直近に配置して下さい。
 Exposed-Pad には GND-Via を挿入して強化して下さい。




高速信号のデザインガイドライン

TXP/TXN、および、RXP/RXN は、差動ペアの高速シリアル信号です。
 差動ペアは、コモンモードノイズを除去するため、間隔をせまくして、カップリングさせて下さい。
 また、差動ペアは、差動特性インピーダンス (Z_{diff}) は 100Ω で設計して下さい。

以下はマイクロストリップ線路で設計した場合の例です。
 高速信号線は、単一のレイヤでトレースしてください。
 AC カップルコンデンサはデバイスの直近に配置してください。



Differential signal traces (Microstrip Lines)



諸注意とお願い

1. 本仕様書に記載されている製品仕様は、予告なく変更することがあります。
2. 本仕様書に記載されている回路図は、参考例を示したものであり、必ずしもお客様の設計に適合するとは限りません。また、本資料に記載された内容が誤りであった場合でも、直ちに訂正することができない場合があります。
3. 本仕様書には、弊社の著作権、ノウハウ、その他の知的財産権が含まれています。弊社の書面による事前の承諾なく、本仕様書の内容を複製、リバースエンジニアリング、または第三者に開示することを禁じます。
4. 本製品の使用に関してお客様と第三者との間で知的財産権に係る紛争が生じた場合、当該紛争が弊社のみ起因することをお客様が証明された場合を除き、弊社は当該紛争について一切の責任を負いません。また、当該紛争が弊社のみ起因する場合であっても、当該紛争の原因がお客様の指示に基づくものである場合は、弊社は当該紛争について一切の責任を負いません。
5. 本製品は、弊社が車載用として指定し、お客様がその用途に使用した場合を除き、航空宇宙機器、原子力制御機器、人命に直接関わる医療機器など、極めて高い信頼性・安全性が要求される用途には設計されておりません。これらの使用により発生した損害、請求、損失等について、弊社は一切の責任を負いません。
6. 本製品の品質・信頼性の向上に努めておりますが、半導体製品は一定の確率で故障が発生する場合があります。そのため、本製品の使用にあたっては、冗長設計や誤作動防止設計などのフェールセーフ設計を十分に行い、社会的な損害を生じさせないよう、ご配慮ください。
7. 本製品は、製品内部の静電気保護回路の能力を超えて過大な静電気が印加された場合、破壊に至ることがあります。本製品に接触するもの（作業着、床、測定器、半田ごてを含む）には、必ずアースを実施してください。
8. 本製品は、耐放射線設計ではありません。
9. 本製品の検査やその他の品質管理は、弊社が当該製品の保証をするために必要と見なした方法で実施しております。したがって、本製品の全ての機能や性能に対する検査については、適用される法令によって義務付けられている場合や、お客様の要求に対して弊社が必要と認めた場合を除き、実施していない場合があります。
10. 本製品は、本仕様書において定める保管条件に従って保管してください。当該条件を満たさない環境下で本製品を保管したことによりお客様が損害を被った場合、当該損害について弊社は一切の責任を負いません。

11. 本製品が、日本の「外国為替及び外国貿易法」及び米国の「EAR (Export Administration Regulations : 輸出管理規則) 及び関連法令・放棄を遵守してください。本製品は、大量破壊兵器 (WMD) の開発を含む軍事利用を目的とする使用、および人権侵害を目的とする使用を禁止します。
12. 本製品は、絶対最大定格を超える電圧のサージや、異物混入などによる端子短絡 (ショート) により、本製品または周辺部品が破損することがあります。その結果、発煙・発火の原因となることがありますので、ヒューズなどの保護デバイスを追加して安全対策を行うことをお勧めします。本製品の制限値を超える条件で使用したことにより、使用者に生じた損害については、弊社は一切の責任を負いません。
13. 本製品に関する特許権、出願中の特許権、商標権、著作権、意匠権、その他の知的財産権は、弊社または弊社のライセンサーに帰属します。現在および将来にわたって、弊社または弊社のライセンサーが所有する知的財産権その他の財産権について、本製品または本仕様書の提供をもってお客様に権利を許諾するものではなく、権利の許諾はお客様と弊社または弊社のライセンサーとライセンス (使用許諾) 契約を締結する必要があります。