

高速シリアル伝送の基礎

ギガビット伝送をより手軽に簡単に

最近の電子機器では機器内部やコネクタを介した外部への通信で、ギガビットクラス的高速データ伝送を使用しています。

例えばPCではUSB、HDMI、Display Port、PCI express、SATAなど、シリアル的高速差動インターフェース（以下、I/F）で、広帯域のデータや高精細の画像の伝送を行っています。

また、民生機器のデジタルTV パネルや産業機器のマシンビジョン カメラケーブル I/F、オフィス向けプリンタのスキャナーなどにもLVDSやV-by-One[®] HSといった高速シリアル伝送の技術が広く採用されています。

これらの高速伝送の物理層では差動方式のLVDS (Low Voltage Differential Signaling) やCML (Current Mode Logic) と呼ばれる技術が採用されています。

差動の物理層はなぜ高速か？

高速のシリアル伝送で使用するLVDSやCMLは図1のように差動I/Fを使用しています。

差動の高速伝送では、ドライバの定電流回路から伝送路に電流を流し、数百mV程度の小振幅でデータを伝送しています。




図1 LVDSとCML差動ドライバ等価回路

小振幅は信号のローからハイ、ハイからローへの信号遷移時間を短縮し、単位時間あたりのビット数を増やすことが容易です。また消費電流や発熱も抑えることができ、不要輻射ノイズも低減します。

一方、振幅が小さいとノイズマージンが減少しますが、差動伝送方式を用いることでレシーバ端の差動回路では、図2のようにノイズであるコモンモード成分を論理上除去が可能です。




図2 差動レシーバ コモンモードノイズ除去

差動伝送方式は差動間の信号結合により外部に放射される電磁界を打ち消すことから、不要輻射(EMI)や隣接するライン・回路へのクロストークも抑制することができます。

製品とSerDesの動作

Serializer・De-Serializer (SerDes) はこれらの物理層を応用した代表的な半導体製品です。

図3のようにSerializerは左から入力されたパラレルバスの信号をシリアル化します。またDe-Serializerでは受信したシリアル信号をパラレルに戻します。

このようにSerDesでは多ビットのバス信号をシリアル化することで、少ない信号線を使用し、バス信号の仮想ワイヤとして動作します。




図3 SerializerとDe-Serializerの動作

ザインエレクトロニクスでは、LVDS、CMLの物理層を応用した各種SerDes製品をリリースしています。表1はLVDS SerDesとCML物理層のV-by-One[®] HSの製品例です。

バスのビット数は、LVDS SerDesでは28、35、70ビット、V-by-One[®] HSでは24、32、39ビットなどの製品があり、必要なバス幅や同期クロックの周波数に応じて製品を選択することが出来ます。

LVDS SerDes製品

LVDSの物理層を使用したSerDesは、入力されたバス信号を7ビット単位で分割して7倍のシリアル化を行い、複数のレーンでデータを伝送します。

LVDS SerDesでは、Serializerにパラレルバスのデータと同期したクロック信号を入力すると、自動で7ビット単位の平行・シリアル変換を行い、LVDSの物理層で出力します。

De-Serializerではその逆のプロセスを行い、バスデータとクロックを復元し出力します。

(図4)




図4 LVDS SerDes 基本仕様

カテゴリ	シリアライザ	デシリアライザ	バス I/F	バスビット数 & 最大バスクロック周波数	シリアル I/F レーン数	最大スループット
LVDS SerDes	THC63LVDM87	THC63LVDF84C	LVCMOS	TX 28bit@160MHz RX 28bit@112MHz	4 lane	0.784Gbps/Lane
	THC63LVD103D	THC63LVD104C		TX 35bit@160MHz RX 35bit@112MHz	5 lane	0.784Gbps/Lane
	THC63LVD1023B	THC63LVD1024		TX 67bit@160MHz RX 67bit@135MHz	10 lane	0.945Gbps/Lane
LVDS Repeater	THC63LVD1027		LVDS	35bit dual@85MHz	10 lane	0.595Gbps/Lane
V-by-One® HS	THCV235	THCV236	LVCMOS	32bit@160MHz	2 lane	4Gbps/Lane
	THCV215	THCV216	LVDS	39bit@75MHz 32bit@85MHz 24bit@100MHz		3.75Gbps/Lane
	THCV217	THCV218	LVCMOS	32bit@85MHz 24bit@85MHz		3.4Gbps/Lane
	THCV241A	THCV242A	MIPI	CSI-2 4 Lane@CKI 40MHz 1080p 120fps YUV422 24MHz CKI		4Gbps/Lane

表 1 THine LVDS & V-by-One® HS SerDes Family 製品例

LVDS SerDes では LCD パネルに使用する FPD-Link と、汎用データバスやカメラリンクに使用する Channel-Link の 2 つの仕様があり、通常は異なる製品ですが、ザインエレクトロニクスの LVDS SerDes 製品は、外部ピン (R/F) の設定で、双方のモードをサポートする製品もラインナップされています。また差動ドライバの定電流値の設定を変更し、消費電力と不要輻射ノイズの低減が可能な製品や、1.8V 電源の Low Power Serializer、ケーブル延長や信号分配が容易な Repeater 製品などもラインナップされています。(表 1 参照)

そのためデータとクロックのレーン間スキューは理論的になく、高速化や長距離化に適しています。




図 6 RX アダプティブイコライザ

また図 6 の様に De-Serializer に内蔵のアダプティブイコライザでは、手動設定の必要がなく自動でケーブルなどの伝送路のインサージョンロス を補償します。

CML I/F は最大 4Gbps、パラレルバス I/F は最大 32bit (10bit RGB) の LVCMOS や 39bit (12bit RGB) の LVDS I/F、MIPI CSI-2 I/F の各種製品がリリースされています。(表 1 参考)

CML SerDes 製品

CML 物理層を採用した V-by-One® HS SerDes ファミリー (図 5) は、LVDS SerDes の扱いやすさを継承し、シリアル I/F の高速化と長距離伝送を実現しています。

V-by-One® HS は LVDS SerDes と同様な使いやすさと高速性・低遅延・最小のオーバーヘッドの特長から 4K テレビ LCD パネルの標準 I/F となっていますが、LVDS SerDes の Channel Link と同様にバス信号のシリアル伝送にも使用可能です。




図 5 CML 物理層を採用した V-by-One® HS

また V-by-One® HS では、LVDS SerDes の弱点である LVDS データとクロックのスキュー問題を、8B10B コーディングを使用しクロック情報をデータに埋め込むことで解決しています。

本記事お問い合わせ先

ザインエレクトロニクス株式会社 営業部

TEL : 03-5217-6660

Email : japansales@thine.co.jp